Press Releases

AMPERE Logo

AMPERE verbessert die Entwicklung und den Einsatz komplexer Automobil- und Eisenbahnsysteme durch parallele Hochleistungsprogrammiermodelle

Das von der EU geförderte Projekt AMPERE wurde am 30. Juni 2023 erfolgreich abgeschlossen. Es stellt ein innovatives Software-Framework bereit, das parallele Programmiermodelle des High-Performance-Computing (HPC) nutzt, um die Leistungsanforderungen komplexer Cyber-Physischer Systeme (CPS) im Automobil- und Bahnbereich zu erfüllen, mit einem hohen Potenzial für die Senkung der Softwareentwicklungs- und -bereitstellungskosten um 30 %.

Durch die Integration funktionaler und nicht-funktionaler Anforderungen in einer einzigen Software-Architektur geht das AMPERE-Projekt die Herausforderung an, die zunehmende Komplexität bei gleichzeitiger Aufrechterhaltung des Echtzeitbetriebs unter Berücksichtigung von Energie, Zeit, Sicherheit und Ausfallsicherheit zu bewältigen. Eine wichtige Errungenschaft des Projekts ist die Überbrückung der Lücke zwischen den domänenspezifischen Modellierungssprachen (DSML) für den Schienenverkehr (CAPELLA) und die Automobilindustrie (AMALTHEA) mit paralleler Ausführung.

Das Projekt erweiterte das parallele OpenMP-Programmiermodell und den LLVM-Kompilierungsrahmen, die im HPC-Bereich verwendet werden, um parallele Möglichkeiten zu erschließen und gleichzeitig nicht-funktionale Anforderungen zu erfüllen. Die parallelen Laufzeit-Frameworks in AMPERE bieten einen modularen Ansatz, der es den Benutzern ermöglicht, Komponenten auszuwählen, die ihren Bedürfnissen am besten entsprechen.


Abbildung 1: Neuartige Software-Architektur, die im Rahmen des AMPERE-Projekts entwickelt wurde

Zu den wichtigsten Erkenntnissen des AMPERE-Projekts gehören:

  • Neudefinition von HPC-Programmiermodellen, um deren Potenzial für Cyber-Physische Systeme (CPS) freizusetzen und so die Entwicklung zu rationalisieren und die Zeit bis zur Markteinführung der Prozessorarchitektur zu verkürzen
  • Ermöglichung der nahtlosen Umwandlung von domänenspezifischen Modellierungssprachen in das OpenMP-Programmiermodell zur effizienten Nutzung paralleler Ressourcen
  • Berücksichtigung nichtfunktionaler Anforderungen zur Gewährleistung der Belastbarkeit, Sicherheit und Sicherung von CPS.
  • Bereitstellung von Sicherheitsmechanismen durch einen Hypervisor und Betriebssysteme, PikeOS und OpenERIKA, bei gleichzeitiger effizienter Unterstützung des parallelen Ausführungsmodells


Wichtigste Errungenschaften

  • Senkung der Softwareentwicklungskosten um 30 % bei gleichzeitiger Einhaltung der erforderlichen Leistung und des vom System vorgegebenen Energiebudgets
  • Bis zu dreifache Leistungssteigerung und eine Systemauslastung von 100 % für die beiden AMPERE-Anwendungsfälle, wodurch die Erfüllung der nichtfunktionalen Anforderungen gewährleistet wird
  • Bereitstellung von Erweiterungen für DSMLs im Automobil- und Bahnbereich zur besseren Erfassung der Anforderungen
  • Neue Erweiterungen des parallelen OpenMP-Programmierrahmens für cyber-physische Systeme


AMPERE Projekt Anwendungsfälle: Automobil und Eisenbahn

Die Anwendungen des AMPERE-Software-Frameworks wurden anhand von zwei Anwendungsfällen in der Automobil- und Eisenbahnindustrie bewertet. In beiden Fällen sind schnelle und präzise Reaktionen auf immer komplexere Eingaben erforderlich. Im Anwendungsfall der Automobilindustrie erweiterte die vorausschauende Geschwindigkeitsregelung (Predictive Cruise Control, PCC) die adaptive Geschwindigkeitsregelung, indem sie die zukünftige Fahrzeuggeschwindigkeit anhand elektronischer Horizontdaten berechnete, um die Kraftstoffeffizienz zu verbessern. Unter Verwendung der AMALTHEA DSML und optimiertem parallelem OpenMP-Quellcode wurden die Plattformen NVIDIA Jetson Xavier AGX und Xilinx UltraScale+ effektiv genutzt und gleichzeitig definierte nicht-funktionale Anforderungen erfüllt.

Im Anwendungsfall Bahn wurde das Obstacle Detection and Avoidance System (ODAS) von Thales implementiert, um die AMPERE-Technologie unter Verwendung von CAPELLA DSML und der AMPERE-Bridge für die Modell-zu-Modell-Transformation zu bewerten. Durch die Umwandlung des Modells in OpenMP mit AMPERE-Synthesewerkzeugen werden die parallelen Fähigkeiten heterogener Plattformen mit Multicore-, GPU- (Graphic Processing Units) und FPGA-Beschleunigung (Field Programmable Gate Arrays) genutzt und gleichzeitig die nicht-funktionalen Anforderungen erfüllt.

SYSGO Quotation

Das AMPERE-Projekt stellt einen Sprung nach vorn im Bereich des Cyber-Physical Computing dar, indem es parallele HPC-Programmiermodelle ermöglicht, die eine schnellere, zuverlässigere und ressourceneffizientere Entwicklung und Bereitstellung von Systemen, z. B. im Schienen- und Automobilbereich, bieten. Die Anwendungen des AMPERE-Software-Frameworks könnten potenziell eine Vielzahl von Branchen revolutionieren, die den Einsatz anspruchsvoller paralleler und heterogener Rechentechnologien erfordern", sagt Eduardo Quiñones, AMPERE-Koordinator und Gruppenleiter der Predictable Parallel Computing Group am Barcelona Supercomputing Center.

Weitere Informationen finden Sie auf der Projektwebseite sowie auf dem Faktenblatt für die Industrie, dem Faktenblatt für die Wissenschaft und dem AMPERE-Abschlussvideo.

More information is available on the project website and via the Industrial factsheetAcademic factsheet, and the Final AMPERE video.


Über AMPERE

Das von der EU geförderte Projekt A Model-driven development framework for highly Parallel and EneRgy-Efficient computation supporting multi-criteria optimization (AMPERE) ist ein Forschungs- und Innovationsprojekt (RIA), das am 1. Januar 2020 begann und am 30. Juni 2023 endet. Es verfügt über ein Budget von 4,9 Millionen Euro, das vollständig von der Europäischen Union (EU) finanziert wird. Um seine Ziele zu erreichen, hat AMPERE neun EU-Partner zusammengebracht: BSC (Spanien) als Koordinator, ISEP (Portugal), ETH Zürich (Schweiz), SSSA (Italien), EVI (Italien), BOSCH (Deutschland), THALES (Frankreich), THALIT (Italien) und SYSGO (Tschechische Republik). Diese führenden akademischen Einrichtungen und Industriepartner stellten das erforderliche Fachwissen für die Entwicklung des neuen Rahmens und die Anwendung der Anwendungsfälle zur Verfügung.

Kontakt: Janine Gehrig Lux, Referat für die Verbreitung des BSC-Projekts
E-Mail: dissemination@bsc.es


Dieses Projekt wurde durch das Forschungs- und Innovationsprogramm Horizont 2020 der Europäischen Union unter der Fördervereinbarung Nr. 871669 gefördert.

PikeOS RTOS & Hypervisor

PikeOS
RTOS & Hypervisor

Learn more

PikeOS for MPU

PikeOS for MPU

Learn more

ELinOS Embedded Linux

ELinOS
Embedded Linux

Learn more

Need more Information?


Contact us