Press Releases

AMPERE Logo

AMPERE améliore le développement et le déploiement de systèmes automobiles et ferroviaires complexes à l'aide de modèles de programmation parallèle à haute performance

Le projet AMPERE, financé par l'Europe, s'est achevé avec succès le 30 juin 2023, fournissant un cadre logiciel innovant qui exploite les modèles de programmation parallèle du calcul haute performance (HPC) pour faire face aux exigences de performance des systèmes cyber-physiques (CPS) complexes dans les domaines automobile et ferroviaire, avec un fort potentiel de réduction des coûts de développement et de déploiement des logiciels de 30 %.

En intégrant les exigences fonctionnelles et non fonctionnelles dans une architecture logicielle unique, le projet AMPERE relève le défi d'une complexité croissante tout en maintenant des opérations en temps réel avec des considérations d'énergie, de temps, de sécurité et de résilience. Une réalisation importante du projet consiste à combler le fossé entre les langages de modélisation spécifiques au domaine ferroviaire (CAPELLA) et automobile (AMALTHEA) avec l'exécution parallèle.

Le projet a étendu le modèle de programmation parallèle OpenMP et le cadre de compilation LLVM utilisés dans le domaine HPC pour libérer les opportunités parallèles tout en répondant aux exigences non fonctionnelles. Les cadres d'exécution parallèles d'AMPERE offrent une approche modulaire qui permet aux utilisateurs de sélectionner les composants qui répondent le mieux à leurs besoins.


Figure 1 : Nouvelle architecture logicielle créée par le projet AMPERE


Les principaux résultats du projet AMPERE sont les suivants :

  • Redéfinir les modèles de programmation HPC afin de libérer leur potentiel pour les systèmes cyber-physiques (CPS), rationalisant ainsi le développement et réduisant le temps de mise sur le marché de l'architecture du processeur.
  • Permettre la transformation transparente des langages de modélisation spécifiques à un domaine en modèle de programmation OpenMP pour une exploitation efficace des ressources parallèles.
  • Répondre aux exigences non fonctionnelles pour assurer la résilience, la sûreté et la sécurité des CPS.
  • Fournir des mécanismes de sûreté et de sécurité par le biais d'un hyperviseur et de systèmes d'exploitation, PikeOS et OpenERIKA, tout en soutenant efficacement le modèle d'exécution parallèle.


Principales réalisations

  • Réduction de 30% des coûts de développement du logiciel, tout en fournissant les performances requises et le budget énergétique imposé par le système.
  • Accélération des performances jusqu'à 3 fois et utilisation du système à 100 % pour les deux cas d'utilisation AMPERE, garantissant le respect des exigences non fonctionnelles.
  • Extension des DSML pour l'automobile et le ferroviaire afin de mieux capturer les exigences.
  • Nouvelles extensions du cadre de programmation parallèle OpenMP pour les systèmes cyber-physiques.


Cas d'utilisation du projet AMPERE : Automobile et ferroviaire

Les applications du cadre logiciel AMPERE ont été évaluées à travers deux cas d'utilisation dans les secteurs automobile et ferroviaire. Ces deux cas exigent des réponses rapides et précises à des données de plus en plus complexes. Dans le cas de l'automobile, le régulateur de vitesse prédictif (PCC) a étendu le régulateur de vitesse adaptatif en calculant la vitesse future du véhicule à l'aide des données électroniques de l'horizon afin d'améliorer l'efficacité énergétique. En utilisant le DSML AMALTHEA et le code source parallèle OpenMP optimisé, il a exploité efficacement les plateformes NVIDIA Jetson Xavier AGX et Xilinx UltraScale+ tout en répondant aux exigences non fonctionnelles définies.

Le cas d'utilisation ferroviaire a mis en œuvre le système de détection et d'évitement d'obstacles (ODAS) de Thales pour évaluer la technologie AMPERE à l'aide de CAPELLA DSML et du pont AMPERE pour la transformation de modèle à modèle. En transformant le modèle en OpenMP avec les outils de synthèse AMPERE, il exploite les capacités parallèles des plates-formes hétérogènes avec des accélérations multicœurs, des unités de traitement graphique (GPU) et des réseaux de portes programmables (FPGA) tout en garantissant les exigences non fonctionnelles.

SYSGO Quotation

Le projet AMPERE constitue un bond en avant dans le domaine de l'informatique cyber-physique en permettant aux modèles de programmation parallèle HPC d'offrir un développement et un déploiement plus rapides, plus fiables et plus économes en ressources de systèmes tels que les systèmes ferroviaires et automobiles. Les applications du cadre logiciel AMPERE pourraient potentiellement révolutionner un large éventail d'industries qui nécessitent l'utilisation de technologies informatiques parallèles et hétérogènes sophistiquées", déclare Eduardo Quiñones, coordinateur d'AMPERE et chef du Predictable Parallel Computing Group au Barcelona Supercomputing Center.

De plus amples informations sont disponibles sur le site web du projet et via les fiches industrielles, les fiches académiques et la vidéo finale d'AMPERE.


À propos d'AMPERE

Le projet financé par l'Europe A Model-driven development framework for highly Parallel and EneRgy-Efficient computation supporting multi-criteria optimization (AMPERE) est un projet de recherche et d'action d'innovation (RIA), qui a démarré le 1er janvier 2020 et s'est achevé le 30 juin 2023. Il bénéficie d'un budget de 4,9 millions d'euros, entièrement financé par l'Union européenne (UE). Pour atteindre ses objectifs, AMPERE a réuni neuf partenaires de l'UE : BSC (Espagne) en tant que coordinateur, ISEP (Portugal), ETH Zürich (Suisse), SSSA (Italie), EVI (Italie), BOSCH (Allemagne), THALES (France), THALIT (Italie) et SYSGO (République tchèque). Ces institutions universitaires de premier plan et ces partenaires industriels ont fourni l'expertise nécessaire pour développer le nouveau cadre et l'application des cas d'utilisation.

Contact : Janine Gehrig Lux, Unité de diffusion du projet BSC
Courriel : dissemination@bsc.es


Ce projet a été financé par le programme de recherche et d'innovation Horizon 2020 de l'Union européenne dans le cadre de la convention de subvention n° 871669.

PikeOS RTOS & Hypervisor

PikeOS
RTOS & Hypervisor

Learn more

PikeOS for MPU

PikeOS for MPU

Learn more

ELinOS Embedded Linux

ELinOS
Embedded Linux

Learn more

Need more Information?


Contact us